1. Tujuan [back]
- Mengetahui tentang Programmable Logic Device
- Mengetahui Prinsip kerja Rangkaian Prorammable Logic Device
- Mensimulasikan Rangkaian Programmable Logic Device
2. Komponen [back]
- Resistor
Resistor merupakan salah satu komponen
elektronika pasif yang berfungsi untuk membatasi arus yang mengalir pada
suatu rangkaian dan berfungsi sebagai teminal antara dua komponen elektronika.
Tegangan pada suatu resistor sebanding dengan arus yang melewatinya (V = I.R).
- Gerbang NOT
Gerbang NOT sering juga disebut sebagai
rangkaian inventer (pembalik). Tugas rangkaian NOT (pembalik) ialah
memberikan suatu keluaran yang tidak sama dengan masukan.
- Gerbang AND
Gerbang AND memerlukan 2 atau lebih Masukan (Input) untuk
menghasilkan hanya 1 Keluaran (Output). Gerbang AND akan menghasilkan Keluaran
(Output) Logika 1 jika semua masukan (Input) bernilai Logika 1 dan akan
menghasilkan Keluaran (Output) Logika 0 jika salah satu dari masukan (Input)
bernilai Logika 0.
Gerbang OR memerlukan 2 atau lebih Masukan (Input) untuk
menghasilkan hanya 1 Keluaran (Output). Gerbang OR akan menghasilkan Keluaran
(Output) 1 jika salah satu dari Masukan (Input) bernilai Logika 1 dan jika
ingin menghasilkan Keluaran (Output) Logika 0, maka semua Masukan (Input) harus
bernilai Logika 0.
3. Dasar Teori [back]
Ada banyak jenis
perangkat logika yang dapat diprogram, dapat dibedakan satu sama lain dalam hal
arsitektur, kapasitas logika, kemampuan pemrograman dan fitur spesifik lainnya.
Di bagian ini, kita akan membahas secara singkat PLD yang biasa digunakan dan
fitur-fitur penting mereka. Penjelasan terperinci dari masing-masing mereka
akan mengikuti di bagian selanjutnya.
9.2.1 Programmable ROMs
PROM (Programmable Read
Only Memory) dan EPROM (Erasable Programmable Read Only Memoriy dapat dianggap
sebagai pendahulu PLD. Arsitektur ROM yang dapat diprogram memungkinkan
pengguna untuk mengimplementasikan perangkat keras fungsi kombinasional
sewenang-wenang dari sejumlah input yang diberikan. Ketika digunakan sebagai
perangkat memori, n input ROM (disebut garis alamat dalam kasus ini) dan m
output (disebut jalur data) dapat digunakan untuk menyimpan kata 2nm-bit.
Ketika digunakan sebagai PLD, itu dapat digunakan untuk mengimplementasikan m
fungsi kombinasional yang berbeda, dengan masing-masing fungsi menjadi fungsi
yang dipilih dari n variabel. Apa saja fungsi Boolean n-variabel yang dapat
dipikirkan dapat dibuat untuk muncul di salah satu jalur output m. Sebuah perangkat
ROM umum dengan n input dan output m memiliki 2n gerbang AND kabel
pada input dan m gerbang ATAU dapat diprogram pada output. Setiap gerbang AND
memiliki n input, dan setiap gerbang OR memiliki input 2n. Dengan
demikian, setiap gerbang OR dapat digunakan untuk menghasilkan fungsi Boolean
yang mungkin dari variabel n, dan ini ROM yang digeneralisasikan dapat digunakan
untuk menghasilkan fungsi Boolean n-variabel yang sewenang-wenang. AND array menghasilkan
semua kemungkinan minterm dari sejumlah variabel input tertentu, dan array OR
yang dapat diprogram hanya memungkinkan minterm yang diinginkan muncul di input
mereka. Gambar 9.3 menunjukkan arsitektur internal dari PROM yang memiliki
empat jalur input, array terprogram dari 16 gerbang AND dan array yang dapat
diprogram empat atau gerbang. Tanda silang (×) menunjukkan tautan atau
interkoneksi fusi yang utuh (atau tidak terprogram), dan titik (•) menunjukkan
interkoneksi yang terprogram. PROM, EPROMs dan EEPROMs (Electrically Erasable
Programmable Read Only Memory ) dapat diprogram menggunakan programmer PROM
standar. Salah satu kelemahan utama PROM adalah penggunaan kapasitas logika yang
tidak efisien. Itu tidak ekonomis untuk menggunakan PROM untuk semua aplikasi
yang hanya membutuhkan sedikit minterm. Kerugian lainnya termasuk konsumsi daya
yang relatif lebih tinggi dan ketidakmampuan untuk menyediakan penutup yang
aman untuk asinkron transisi logika. Mereka biasanya jauh lebih lambat daripada
sirkuit logika khusus. Juga, mereka tidak mungkin digunakan untuk menerapkan
logika berurutan karena tidak adanya flip-flop.
9.2.2 Programmable Logic Array
Perangkat array logika yang dapat diprogram (PLA)
memiliki array AND yang dapat diprogram pada input dan sebuah OR array yang
dapat diprogram pada output, yang menjadikannya salah satu PLD yang paling
serbaguna. Arsitekturnya berbeda dari PROM dalam hal berikut. Ini memiliki
array AND diprogram daripada AND array yang terprogram. Jumlah gerbang AND
dalam PROM m-input selalu sama dengan 2m. Di kasus PLA, jumlah
gerbang AND dalam array AND yang dapat diprogram untuk variabel input m biasanya
jauh lebih kecil dari 2m, dan jumlah input dari masing-masing
gerbang OR sama dengan jumlah gerbang DAN. Setiap gerbang OR dapat menghasilkan
fungsi Boolean sembarang dengan maksimum minterm sama dengan jumlah gerbang
AND. Gambar 9.4 menunjukkan arsitektur internal perangkat PLA dengan empat
baris input, array yang dapat diprogram dari delapan gerbang AND pada input dan
array yang dapat diprogram dari dua ATAU gerbang pada output. Perangkat PLA
membuat penggunaan kapasitas logika lebih efisien daripada PROM. Namun, ia
memiliki kelemahan sendiri yang dihasilkan dari dua set sekering yang dapat
diprogram, yang membuatnya relatif lebih sulit untuk dibuat, diprogram dan
diuji.
9.2.3 Programmable Array Logic
Arsitektur programmable array logic (PAL) memiliki
AND array yang dapat diprogram pada input dan array OR tetap pada output.
Rangkaian AND yang dapat diprogram dari perangkat PAL serupa dengan PLA alat.
Artinya, jumlah gerbang AND yang dapat diprogram biasanya lebih kecil dari jumlah
yang diperlukan untuk menghasilkan semua kemungkinan minterm dari sejumlah
variabel input yang diberikan. Larik OR adalah tetap dan dan output dibagi
secara merata antara gerbang OR yang tersedia. Misalnya, perangkat PAL praktis mungkin
memiliki delapan variabel input, 64 gerbang AND yang dapat diprogram dan empat
gerbang OR tetap, dengan masing-masing OR gerbang memiliki 16 input. Artinya,
setiap gerbang OR diumpankan dari 16 dari 64 DAN output. Gambar 9.5 menunjukkan
arsitektur internal perangkat PAL yang memiliki empat jalur input, array
delapan gerbang AND di input dan dua OR gerbang di output, untuk memperkenalkan
pembaca dengan pengaturan berbagai blok bangunan di dalam perangkat PAL dan
memungkinkan mereka perbandingan antara berbagai perangkat logika yang dapat
diprogram.
9.2.4 Generic Array Logic
Perangkat generic array logic (GAL) mirip dengan
perangkat PAL dan diciptakan oleh Semiconductor Lattice. Ini berbeda dari
perangkat PAL di mana array AND diprogram perangkat GAL dapat dihapus dan diprogram
ulang. Ia juga memiliki logika keluaran yang dapat diprogram ulang. Fitur ini
membuatnya sangat menarik pada tahap prototyping perangkat, seperti bug di
dalamnya Logikanya dapat diperbaiki dengan memprogram ulang. Perangkat serupa yang
disebut PEEL (Programmable Electrically Erasable Logic) diperkenalkan oleh Perusahaan
International CMOS Technology (ICT).
9.2.5 Complex Programmable Logic Device
Perangkat logika yang dapat diprogram seperti PLA,
PAL, GAL, dan perangkat sejenis PAL lainnya sering dikelompokkan ke dalam satu
kategori yang disebut perangkat programmable logic sederhana (SPLD) untuk
membedakannya dari yang jauh lebih kompleks. Perangkat logika yang dapat diprogram
(CPLD), seperti namanya, adalah perangkat yang jauh lebih kompleks daripada
perangkat logika yang dapat diprogram yang dibahas sejauh ini. Sebuah CPLD mungkin mengandung sirkuit yang setara
dengan beberapa perangkat PAL yang dihubungkan satu sama lain oleh yang dapat
diprogram interkoneksi. Gambar 9.6 menunjukkan struktur internal CPLD tipikal. Masing-masing
dari empat logika blok sama dengan PLD seperti perangkat PAL. Jumlah blok
logika dalam CPLD bisa lebih atau kurang dari empat. Masing-masing blok logika
memiliki interkoneksi yang dapat diprogram. Matriks sakelar digunakan untuk
blok logika untuk interkoneksi blok logika. Juga, switch matrix dalam CPLD
mungkin atau mungkin tidak sepenuhnya terhubung. Artinya, beberapa kemungkinan
koneksi antara output blok logika dan input mungkin tidak didukung oleh CPLD
yang diberikan. Sementara kompleksitas perangkat PAL yang khas mungkin Dari
urutan beberapa ratus gerbang logika, CPLD mungkin memiliki kompleksitas yang
setara dengan puluhan ribuan gerbang logika. Bila dibandingkan dengan FPGA,
CPLD menawarkan karakteristik waktu yang dapat diprediksi karena arsitektur
internal mereka kurang fleksibel dan karenanya ideal untuk aplikasi kontrol
kritis dan aplikasi lain yang memerlukan tingkat kinerja tinggi. Juga, karena
relatif banyak konsumsi daya yang lebih rendah dan biaya yang lebih rendah,
CPLD adalah solusi ideal untuk portabel yang dioperasikan dengan baterai aplikasi
seperti ponsel, asisten digital dan sebagainya. CPLD dapat diprogram juga dengan
menggunakan pemrogram PAL atau dengan memberinya makan dengan aliran data serial
dari PC setelah disolder papan PC. Sirkuit pada CPLD menerjemahkan aliran data
dan mengonfigurasinya untuk melakukan yang dimaksud fungsi logika.
9.2.6 Field-Programmable Gate Array
Field-programmable gate array (FPGA) menggunakan
array blok logika, yang dapat dikonfigurasi oleh pengguna. Istilah
'bidang-programmable' di sini menandakan bahwa perangkat dapat diprogram di
luar pabrik tempat pembuatannya. Arsitektur internal perangkat FPGA memiliki
tiga bagian utama, yaitu susunan blok logika, interkoneksi yang dapat diprogram
dan blok I / O. Gambar 9.7 menunjukkan arsitektur FPGA yang khas. Setiap blok I
/ O memberikan input yang dapat dipilih secara individual, output atau akses
dua arah ke salah satu pin I / O tujuan umum pada paket FPGA. Logika blok dalam
FPGA tidak lebih kompleks dari beberapa gerbang logika atau tabel pencarian flip-flop.
Interkoneksi yang dapat diprogram menghubungkan blok logika ke blok logika dan
juga blok I / O ke memori besar, sistem manajemen jam dan dukungan untuk banyak
perangkat-ke-perangkat kontemporer teknologi pensinyalan. FPGAs banyak
digunakan dalam berbagai aplikasi, termasuk data pemrosesan dan penyimpanan,
pemrosesan sinyal digital, instrumentasi dan telekomunikasi. FPGA juga
diprogram seperti CPLD setelah disolder ke papan PC. Dalam kasus FPGA,
konfigurasi yang diprogram biasanya tidak stabil dan karena itu perlu dimuat
ulang kapan saja daya diterapkan atau fungsi yang berbeda diperlukan. blok
logika.
FPGA menawarkan kepadatan logika yang
jauh lebih tinggi dan fitur kinerja yang jauh lebih besar dibandingkan dengan CPLD.
Beberapa perangkat FPGA kontemporer menawarkan kompleksitas logika yang setara
dengan delapan juta gerbang sistem. Juga, perangkat ini menawarkan fitur-fitur
seperti built-in prosesor berkabel, memori besar, sistem manajemen jam dan
dukungan untuk banyak perangkat kontemporer ke perangkat teknologi pensinyalan.
FPGA banyak digunakan dalam berbagai aplikasi, termasuk data pemrosesan dan
penyimpanan, pemrosesan sinyal digital, instrumentasi dan telekomunikasi. FPGA
juga diprogram seperti CPLD setelah disolder ke papan PC. Dalam kasus FPGA,
konfigurasi yang diprogram biasanya tidak stabil dan karena itu perlu dimuat
ulang kapan saja daya diterapkan atau fungsi yang berbeda diperlukan.
Ketika dihubungkan
dengan sumber, maka rangkaian akan berlogika 1, dan ketika dihubungkan dengan
gerbang NOT, maka rangkaian akan berlogika 0. Kemudian logika dari gerbang NOT
masuk ke gerbang AND. Pada gerbang AND, logika akan masuk ke operasi X=ABCD. Kemudian
logika dari gerbang AND akan masuk ke gerbang OR. Rangkaian dibawah ini
memiliki operasi:
YA= A’B’C’D + AB’C’D’
+ A’BC’D’ + ABC’D’
YB = A’B’CD + AB’CD’
+ A’BCD + ABCD’
A
|
B
|
C
|
D
|
AND
|
OR
|
0
|
0
|
0
|
0
|
0
|
YA = 0
|
1
|
0
|
0
|
0
|
0
|
|
0
|
1
|
0
|
0
|
0
|
|
1
|
1
|
0
|
0
|
0
|
|
0
|
0
|
1
|
0
|
0
|
YB = 0
|
1
|
0
|
1
|
0
|
0
|
|
0
|
1
|
1
|
0
|
0
|
|
1
|
0
|
1
|
0
|
0
|
a) gambar 1
download file rangkaian 1 di sini
download file rangkaian 2 di sini
download video di sini
download datasheet IC7408 di sini
download datasheet IC7404 di sini
download datasheet IC7432 di sini
download html di sini
Tidak ada komentar:
Posting Komentar